# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.



#### PATENT ABSTRACTS OF JAPAN

JP 284798/

(11) Publication number: -04276650-A

(43) Date of publication of application: 01 . 10 . 92

(51) Int. CI

H01L 27/04 C23C 16/30 H01L 21/314 H01L 41/24

(21) Application number: 03038192

(22) Date of filing: 05 . 03 . 91

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:

NAKAI SATOSHI


#### (54) MANUFACTURE OF DIELECTRIC THIN FILM


#### (57) Abstract:

PURPOSE: To provide a polycrystalline thin film whose crystal particles are fine and dense regarding the deposition method of a dielectric thin film by a CVD operation, especially regarding a method manufacture a solid-solution thin film by lead titanate and by lead zirconate.

CONSTITUTION: A method to manufacture a solid-solution thin film by lead titanate and by lead zirconate on a substrate 1 by a CVD method is constituted so as to be featured as follows: two or more cycles of deposition and cooling cycles G<sub>1</sub> to G<sub>20</sub> by which said solid-solution thin film deposited at a temperature T2 of 500°C or higher is cooled to a temperature T<sub>1</sub> of 300°C or lower are provided; and the temperature of said deposition and cooling cycles G<sub>1</sub> to G<sub>20</sub> is raised and lowered by a lamp annealing operation.

COPYRIGHT: (C)1992,JPO&Japio





(19)日本国特許庁 (JP)

(12) 特 許 公 報(B2)

(11)特許番号

### 第2847981号

(45)発行日 平成11年(1999) 1月20日

(24)登録日 平成10年(1998)11月6日

(51) Int.Cl.<sup>8</sup>

識別記号

FΙ

H01L 27/04

С

HO1L 27/04

21/822

請求項の数2(全 4 頁)

(73)特許権者 000005223 特願平3-38192 (21)出願番号 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1 平成3年(1991)3月5日 (22)出願日 番1号 中井 聡 (72)発明者 (65)公開番号 特開平4-276650 神奈川県川崎市中原区上小田中1015番地 平成4年(1992)10月1日 (43)公開日 富士通株式会社内 審査請求日 平成9年(1997)2月24日 (74)代理人 弁理士 井桁 貞一 大嶋 洋一 審査官 (56)参考文献 特開 平3-271360 (JP, A) 特開 平4-221848 (JP, A) 特開 平4-24958 (JP, A) 特開 平3-34580 (JP. A) 特開 平2-307275 (JP, A) 最終頁に続く

#### (54) 【発明の名称】 誘電体薄膜の製造方法

1

#### (57)【特許請求の範囲】

【請求項1】 CVD(Chemical Vaper phase Deposition)法により基板(1)上にチタン酸鉛とジルコン酸鉛の固溶体薄膜を製造する方法において、500 C以上の温度(T、)で堆積した該固溶体薄膜を300 C以下の温度(T、)に冷却する堆積冷却サイクル(G、 $\sim G$ 、10 を、2 サイクル以上有することを特徴とする誘電体薄膜の製造方法。

【請求項2】 上記堆積冷却サイクル(G, ~G,。)の 温度昇降をランプアニールにより行うことを特徴とする 10 請求項1記載の誘電体薄膜の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はCVDによる誘電体薄膜の堆積方法、とくにチタン酸鉛とジルコン酸鉛の固溶体

2

薄膜を製造する方法に関する。

【0002】半導体装置の微細化に伴い素子面積を減少するために、誘電率の高い絶縁物が要求されており、このため強誘電体物質であるチタン酸鉛とジルコン酸鉛の固溶体の多結晶薄膜の利用が期待されている。

【0003】かかる誘電体薄膜の製造には素子形成プロセスとの適合性からCVD法を用いた例があるが、かかる方法で製造された誘電体薄膜は結晶粒子が大きく微細加工が困難である。

【0004】そこで、素子の微細化に合わせてより微細な加工を施すことができるように、結晶粒径の小さな誘電体薄膜が要求されている。

[0005]

【従来の技術】従来のチタン酸鉛とジルコン酸鉛の固溶体薄膜の製造方法について図3を参照して説明する。

3

【0006】図3は従来技術の実施例説明図であり、C VDによりチタン酸鉛とジルコン酸鉛の固溶体薄膜が堆 積する過程を断面で示している。従来の固溶体薄膜8の 堆積方法は、最終的に目標とする膜厚を一度に基板1上 に堆積していた。

【0007】しかし、かかる方法では固溶体薄膜8の結晶粒は大きく、微細な多結晶膜を得ることができないのである。その原因は、堆積初期の成長核4の発生にある。

【0008】即ち図3(a)を参照して、CVDの初期 10 に、基板1上に堆積されたTa及びPtからなるバリア 層3の表面に、距離を置いて互いに孤立した成長核4が 生ずるのである。

【0009】その後、図3(b)を参照して、各個の成長核8がそれぞれ成長して固溶体薄膜8の結晶粒となる。従って、結晶粒の大きさは成長核4の密度で決定されるから、結晶粒は微細にならないのである。

【0010】従来の方法による結果は、Jpn.J.Applied Physics、vol.29、No4、1990、p718によれば、CVDにより500 20~650℃の温度範囲で2μmの厚さに堆積したPb(Zro...、Tio.,、、)O、薄膜8は、粒径略1μmの四角い形状をなしている。これは、図3(b)に示すように成長核4から大きな結晶粒に成長する機構に基づくためと考えられる。

【0011】との様に大きな粒径持つ薄膜には、いわゆるサブミクロンの精度が要求される微細加工を施すことができない。さらに、粒界を緻密に形成することが難しく、不均質な膜となり易いことから高精度の加工ができないのである。

#### [0012]

【発明が解決しようとする課題】上述のように、従来の方法は、CVDで堆積した誘電体の多結晶薄膜は大きな粒径を有し、不均質となり易いことから、精密な加工が必要とされる微細加工を施す用途には適用することができないという欠点があった。

【0013】本発明は、結晶粒が微細なかつ緻密なチタン酸鉛とジルコン酸鉛の固溶体多結晶薄膜を堆積することができるCVD強誘電体薄膜の製造方法を提供することを目的とする。

#### [0014]

【課題を解決するための手段】図1は本発明の実施例説明図であって、図1(a)はその工程を示している。上記課題を解決するために、本発明の構成は、図1を参照して、第一の構成はCVD法により基板1上にチタン酸鉛とジルコン酸鉛の固溶体薄膜を製造する方法において、500℃以上の温度T,で推積した該固溶体薄膜を300℃以下の温度T,に冷却する堆積冷却サイクルG、~G,。を、2サイクル以上有することを特徴として構成され、及び、第二の構成は、上記堆積冷却サイクルG50

 $_1 \sim G_{20}$ の温度昇降をランプアニールにより行うことを特徴として構成される。

#### [0015]

【作用】本発明の構成では、目的とする膜厚より薄い固 溶体膜を堆積し、その後300℃以下の温度に冷却する のであって、かかる堆積冷却サイクルを複数回繰り返す ことにより目的の膜厚まで堆積するのである。

【0016】かかる構成の作用を、図1を参照して説明する。図1(b)は、本発明の効果を説明するための工程図であって、固溶体薄膜の堆積層の断面を表している。

【0017】本発明における最初の堆積については、成長初期に図3(b1)に示すように成長核4が発生し、 これらの核がそれぞれ成長して図3(b2)に示す様に 大きな粒径の多結晶層が堆積第一層5として形成される のは従来法と同様である。

【0018】なお、かかる堆積時の温度は、本発明においてはペロブスカイト相とする必要から、チタン酸鉛とジルコン酸鉛の固溶体がペロブスカイト相となる相転移温度、略500℃以上の温度でなされる必要がある。

【0019】本発明では、次いで温度を300℃以下に冷却する。この冷却により、堆積第一層5には多くの結晶欠陥6が導入されるのである。従って、堆積第一層5上に堆積する次の堆積層(堆積第二層)7は、堆積第一層5の結晶欠陥6を引継ぎ、第一層5よりも小さな結晶粒からなる多結晶層として堆積、成長するのである。

【0020】本発明者は実験により、上記相転移温度以上の温度から300℃以下に冷却することにより、堆積層へ十分な量の結晶欠陥が導入されることを明らかにしるのである。

「【0021】との様な結晶欠陥6が導入されるのは、相転移温度の通過に伴う相転移、または温度昇降に伴う熱応力に起因する応力が多結晶粒内に生ずるためと本発明の発明者により推定されている。

【0022】上述の様に本発明では、かかる堆積と欠陥の導入を繰り返すことにより、微細な結晶を堆積し、また結晶粒の成長を防ぐことができるのである。

#### [0023]

【実施例】本発明の詳細を、図1に示した実施例により 0 説明する。図2は、本実施例に使用したCVD装置の断面を示したもので、いわゆるRTP(Rapid Thermal Process) - CVD装置を表している。

【0024】シリコン基板1上にTa及び、Ptを拡散防止のためのバリア層3として堆積する。CVD装置はガス導入口11と排気口12を設けた台9と円筒形のチャンバー14からなり、内部はランプ室16と成長室17とに石英板15により仕切られている。

【0025】基板1は、ホルダー10上に置かれ、タングステンランプ13により加熱される。原料は、Pb

50 (C, H, ), , Zr (i-OC, H, ), , Ti (i

5

-OC, H, ) 。 にそれぞれ50cc/分のキャリアガスを通して供給した。

【0026】薄膜の成長は先ず、図1(a)中にG1で示す工程即ち、基板1表面温度を650℃に昇温して膜厚100nmのペロブスカイト構造をもつ堆積第一層5を堆積したのち、ランプ13を消灯して基板1表面温度を100℃まで降温する堆積降温サイクルG1を行う。【0027】ついで、同様の堆積降温サイクルG2~G20を20回繰り返すことにより2μmの膜厚の誘電体薄膜を形成した。かかる方法により形成された誘電体多結 10晶膜の平均的な粒径は、略5nmであり、従来法の50

【0028】ついで、Ta膜及びPt膜を上部電極として堆積することによりキャパシタが形成される。本発明による誘電体膜は緻密であって結晶粒界の凹凸が小さい。

0分の一という微細な多結晶膜であった。

#### [0029]

[発明の効果]本発明によれば、結晶粒の小さな多結晶からなる強誘電体膜をCVDにより堆積することができるという効果を奏するから、微細なパターンを加工することができる高誘電率の誘電体薄膜の製造方法を提供することができ、半導体装置の性能向上に貢献するところ\*

#### \*が大きい。

#### 【図面の簡単な説明】

- 【図1】 本発明の実施例説明図
- 【図2】 本発明の実施例に使用したCVD装置

6


【図3】 従来の実施例説明図

#### 【符号の説明】

- 1 基板
- 3 バリア層
- 4 成長核
- 0 5 堆積第一層
  - 6 結晶欠陥
  - 7 堆積第二層
  - 8 固溶体薄膜
  - 9 台
  - 10 ホルダー
  - 11 ガス導入口
  - 12 排気口
  - 13 ランプ
  - 14 チャンバー
- 15 石英板
  - 16 ランブ室
  - 17 成長室


[図3]


本発明の実施例に使用したCVD装置



【図1】

#### 本発明の実施例説明図





フロントページの続き

(58)調査した分野(Int.Cl.<sup>6</sup>, DB名)

H01L 27/04 H01L 21/822